从过去一段时间的报道来看，台积电（TSMC）在3nm和2nm工艺的开发上取得了不错的进展。此前台积电总裁魏哲家证实，N2制程节点将如预期那样使用Gate-all-around FETs（GAAFET）晶体管，制造的过程仍依赖于极紫外（EUV）光刻技术，预计2024年末将做好风险生产的准备，并在2025年末进入大批量生产。

随着2nm工艺在开发上取得突破，台积电已开始考虑推进下一个制程节点了，传闻可能会在6月份举办的技术研讨会上正式宣布1.4nm级别的技术，届时可能会公布一些技术细节。据Business Korea报道，台积电打算在6月份将其N3制程节点的团队做重新分配，以组建1.4nm级制造工艺的研发队伍。

暂时还不清楚英特尔和三星将采用哪一款工艺与台积电的1.4nm级工艺对标，按照英特尔去年公布的制程工艺的技术路线图，目前仅安排到Intel 18A（1.8nm级别）。英特尔计划在Intel 20A制程节点将引入RibbonFET和PowerVia两大突破性技术。近期还誓言在2024年末将推出对RibbonFET改进后的Intel 18A（1.8nm级别），抢先于台积电的2nm工艺，以取得每瓦性能的领先。

不少业内人士对晶圆代工厂的制造工艺计划抱有怀疑的态度，担忧研发上会遇到更多不可预知的障碍，从而导致量产时间延后，或者良品率不如人意。随着芯片的尺寸变得越来越小，工艺技术的壁垒越来越高，电路必须绘制得更精确，同时在生产管理上也变得越来越困难。